Lithografie / Nanostrukturierung

Halbleiterprozessdienstleistungen

Halbleiterprozessdienstleistungen

Lithografiedienstleistungen für 200 mm-Wafer

Halbleiterprozessdienstleistungen

Lithografiedienstleistungen für 300 mm-Wafer

Wie Sie mit uns zusammenarbeiten können

Fraunhofer IPMS - Ihr Forschungspartner

Lithografiedienstleistungen für 200 mm-Wafer

Lithografie – Präzision für anspruchsvolle Mikrostrukturen

© Fraunhofer IPMS
Lithografie-Bereich im 200 mm MEMS-Reinraum am Fraunhofer IPMS.

Unsere Lithografie ist das zentrale Bindeglied zwischen Design und fertigem Bauelement. Mit modernsten Anlagen – allen voran unserem DUV Scanner mit höchster Auflösung und exzellenter Overlay‑Genauigkeit – strukturieren wir 200‑mm‑Wafer hochpräzise, von der Machbarkeitsstudie bis zur stabilen Serienfertigung. Wir beherrschen ein breites Spektrum an Fotolacken, Schichtsystemen und Belichtungsverfahren und passen jeden Prozess exakt an die Anforderungen Ihres Produkts an. Mithilfe moderner Resistsimulation können wir Strukturdesigns und Prozessfenster bereits vor dem ersten Waferlauf optimal auslegen. So schaffen wir die Grundlage für zuverlässige, hochintegrierte und wirtschaftliche Mikro- und Nanotechnologien auf der 200‑mm‑Plattform.

 

Unsere Lithografie-Kompetenzen im Überblick

  • Strukturierung von 200‑mm‑Wafern für Mikroelektronik, Sensorik, Mikro-elektromechanische Systeme (MEMS) und optische Anwendungen
  • Hochauflösende DUV Scanner‑Lithografie mit hervorragendem Overlay für anspruchsvolle Anwendungen
  • Systematische Prozessentwicklung, -optimierung und -stabilisierung für externe Kundenprojekte und interne Produktlinien
  • Unterstützung entlang des gesamten Entwicklungszyklus: von Erstmustern bis zur Kleinserie auf 200‑mm‑Wafern
  • Hohe Flexibilität bei Schichtsystemen, Fotolacken und Maskendesigns im 200‑mm‑Format
  • Enge Verzahnung mit vor- und nachgelagerten Prozessschritten (Abscheidung, Trocken- und Nassätzen, Chemisch-mechanisches Polieren (CMP), Metallisierungen, Charakterisierung und Test)

Verfügbare Lithografie-Prozesse im Detail

© Fraunhofer IPMS
Rotationsbeschichtung auf einem 200 mm Wafer.

Fotolacke

Wir bieten eine breite Auswahl an Positiv-, Negativ- und Schutzlacken mit großen Schichtdickenbereichen an. Beginnend mit dünnen Lackschichten ab 300 Nanometern für Frontend- und feine Metallisierungsstrukturen, können wir ebenso zuverlässig dicke Lackschichten bis mindestens 8 Mikrometer für das Tiefenätzen und MEMS-Strukturen herstellen. Ebenso stehen verschiedene Haftvermittler und Entwickler für spezifische Anwendungen zur Verfügung.

 

Rotationsbeschichtung (Spin Coating) als Standardprozess:

  • MEGAPOSIT SPR700 ist ein universell einsetzbarer Mehrwellenlängen-Positivlack, der für ein breites Spektrum an Schichtdicken im Bereich von 1 bis 4 Mikrometern genutzt werden kann.
  • UV5 ist ein DUV-Positivlack für Auflösungen ab 200 Nanometern, der für Schichtdicken von 0,7 bis 1,2 Mikrometer verwendet werden kann.
  • ·UV1100 ist ein DUV-Positivlack für hohe Auflösungen bis 110 Nanometer, der den Schichtdickenbereich von 0,3 bis 0,6 Mikrometer abdecken kann.
  • AZ nLOF 2070 ist ein i-Line-Negativlack für Lift-off- und Hochtemperatur-Anwendungen und kommt bei Schichtdicken von 5,5 bis 8 Mikrometer zum Einsatz.
  • SX AR-PC 5000 ist ein lichtunempfindlicher, KOH-, HF- und plasmaätzresistenter Schutzlack, der ab einer Schichtdicke von 2,6 Mikrometer genutzt werden kann.
  • AR 10L-400 ist eine Bottom‑Antireflexionsschicht (BARC) für DUV-Fotolacke und kann im Schichtdickenbereich von 50 bis 90 Nanometer aufgetragen werden.

 

Sprühbeschichtung (Spray Coating) für Sonderanwendungen:

  • AZ 4999 ist ein Positivlack für schwierige Topografien wie z. B. tiefe Gruben und kann mit Schichtdicken von 2,8 bis 7,5 Mikrometer aufgetragen werden.
  • AZ nLOF 2070 wird ebenfalls als Sprühbeschichtung mit einer Schichtdicke von 2,8 bis 7,5 Mikrometer zur Verfügung gestellt.
  • SX AR-PC 5000 wird ebenfalls als Sprühbeschichtung im Schichtdickenbereich von 7 bis 30 Mikrometer angeboten.
  • CYCLOTENE 3022-46 Bisbenzocyclobutene (BCB) wird als dielektrische Isolationsschicht, z. B. für das Waferbonden, verwendet.

Zur Verbesserung der Haftfestigkeit von Fotolacken kommen bei uns die Haftvermittler HMDS und AR 300-80 zum Einsatz. Während HMDS für Standardanwendungen genutzt wird, findet AR 300-80 speziell bei Oberflächen mit schlechten Hafteigenschaften, wie z. B. Metall oder SiO2, Anwendung.

Als Entwickler nutzen wir AZ 726 MIF und AZ 2026 MIF. Beide Entwickler sind metallionenfrei und haben einen Anteil von 2,38 Prozent TMAH. Während AZ 726 MIF für Standardanwendungen genutzt wird, hat AZ 2026 MIF durch verschiedene Tenside und Additive einen höheren Dunkelabtrag und wird unter anderem bei dickeren Fotolacken eingesetzt.

Unsere Belichtungsanlagen im Überblick

© Fraunhofer IPMS
DUV-Cluster im 200 mm MEMS-Reinraum am Fraunhofer IPMS.

Mit unseren drei komplementären Belichtungsanlagen decken wir ein breites Spektrum vom Nanometer- bis Millimeterbereich ab. Durch die gezielte Kombination von Scanner- und Mask Aligner-Prozessen stellen wir sicher, dass sowohl Frontend- als auch Backend-Anforderungen optimal adressiert werden. Je nach Bedarf bieten wir Ihnen höchste Auflösung und Overlay-Genauigkeit, stabile Lithografie im Submikrometerbereich sowie kosteneffiziente und flexible Lösungen für Sonderanwendungen – die ideale Kombination für Anwendungen vom Prototyp bis zur Serienfertigung.

 

DUV-Scanner mit KrF-Excimer-Laser (248 nm Wellenlänge)

Unser DUV-Scanner ist die Lösung für hochaufgelöste, kritische Strukturen im Submikrometerbereich. Damit adressieren wir anspruchsvolle High-End- und »More-than-Moore«-Technologien.

Mit 248 nm Wellenlänge, moderner Projektionsoptik und auflösungsverbessernden Verfahren (RET) eignet sich diese Anlage insbesondere für:

  • dichte Metall- und Kontaktlayer
  • komplexe CMOS-, Mixed-Signal- und Sensorstrukturen
  • Anwendungen mit hohen Anforderungen an Auflösung, Overlay und Prozessstabilität

Spezifikation:

  • 1:4 ​Projektionsbelichtung
  • Lens-NA: 0,82
  • Auflösung: ≤ 110 nm (Lines/Spaces), ≤ 150 nm (Kontaktlöcher)
  • Bildfeldgröße: 26 mm × 33 mm
  • Single Machine Overlay (3σ): ≤ 4 nm

 

I-Line-Stepper mit Quecksilberdampflampe (365 nm Wellenlänge)

Der i‑Line-Stepper ist unsere Produktionsplattform für reife Technologien mit exzellentem Kosten-Nutzen-Verhältnis. Er ist damit die erste Wahl für robuste, langlebige Technologien mit industriellem Volumen.

Mit 365 nm Wellenlänge bietet er:

  • stabile Lithografie für Strukturgrößen im klassischen Submikrometer- und Mikrometerbereich
  • hohe Overlay-Genauigkeit für Multilayer-Prozesse
  • ideale Bedingungen für Analog-/RF-Schaltungen, Leistungselektronik, Sensorik und LEDs

Spezifikation:

  • 1:5 ​Projektionsbelichtung
  • Auflösung: ≤ 350 nm (Lines/Spaces)
  • Bildfeldgröße: 22 mm × 22 mm
  • Single Machine Overlay (3σ): ≤ 40 nm

 

Mask Aligner mit Quecksilberdampflampe (Breitbandbelichtung oder mit i-Linien-Filter)

Unser Mask Aligner ermöglicht eine besonders anpassungsfähige Mikrofabrikation. Durch die wahlweise Kontakt- oder Proximity-Belichtung eignet er sich hervorragend für Forschung und Entwicklung (FuE), Rapid Prototyping und spezialisierte Nischenanwendungen.

Die Breitbandbelichtung (g-, h- und i‑Linie) ermöglicht:

  • Zuverlässige Abbildung von dicken Fotolacken und hohen Topografien
  • Strukturgrößen von wenigen Mikrometern bis zu mehreren Millimetern
  • Ideale Prozesse für MEMS und optische Anwendungen

Spezifikation:

  • 1:1 Direktbelichtung
  • Waferdicke: > 400 µm
  • Auflösung: ≤ 3,5 µm (Lines/Spaces)
  • Overlay: ≤ 1 µm
  • Alignmentmethoden: ​Top Side Alignment (TSA), ​Bottom Side Alignment (BSA) und IR-Alignment
  • Proximity-, Softkontakt- und Hardkontaktbelichtung je nach Auflösungsanforderung

Mask Data Preparation (MDP)

Maskendaten für präzise Lithografieprozesse

© Fraunhofer IPMS
Der MDP-Workflow am Fraunhofer IPMS.
© Fraunhofer IPMS
© Fraunhofer IPMS
Bilder einer 6” Maske 1:5 Iline Stepper.

Unsere Mask Data Preparation (MDP) bildet die Schnittstelle zwischen Schaltungsdesign und Fotomaske. Wir überführen Ihre Layoutdaten in fertige Maskendaten und stimmen diese auf Lithografieprozess, Maskenhersteller, Belichtungsanlage und produktionstechnische Anforderungen ab.

Damit schaffen wir die Grundlage für eine effiziente und prozesssichere Umsetzung Ihres Designs in der Halbleiterfertigung und Mikrosystemtechnik.

 

Unsere MDP-Leistungen

Wir unterstützen Sie bei der Erstellung und Aufbereitung von Maskendaten – vom Designlayout bis zur Übergabe an den Maskenhersteller:

  • Layer-Mapping und Layer-Derivation: Überführung der Designlayer in lithografische Ebenen, einschließlich Boolean Operations, Sizing und weiterer erforderlicher Datenoperationen.
  • Maskentonalität: Festlegung und Umsetzung der erforderlichen Tonalität auf Basis von Fotolacktyp und Lithografieprozess.
  • Maskenlayout: Erstellung des vollständigen Maskenlayouts mit Dies, Scribe-Lines und Frame sowie Barcodes, Masken-Labels und erforderlichen Justier-, Kontroll- und Metrologiestrukturen.
  • Formatanpassung: Anpassung der Maskendaten an Maskenformat und Belichtungsanlage, einschließlich Scaling, Rotation und Mirroring.
  • Datenkontrolle: Konsistenz- und Plausibilitätsprüfung der Maskendaten vor der Freigabe.
  • Maskendokumentation: Zusammenstellung der relevanten Informationen für Lithografie und Maskenfertigung.
  • Datenübergabe: Bereitstellung der Maskendaten in den Formaten GDSII und OASIS sowie direkte Übergabe an den Maskenhersteller bei entsprechender Beauftragung.

 

Ihr Nutzen

  • Prozessabgestimmte Maskendaten: Enge Abstimmung unserer MDP mit den Lithografie-Spezialisten des Fraunhofer IPMS.
  • Direkte Übergabe an Maskenhersteller: Vollständige und geprüfte Maskendaten für die weitere Maskenfertigung.
  • Reduzierter Abstimmungsaufwand: Konsistente Maskendaten helfen, Rückfragen und zusätzliche Iterationen mit dem Maskenhersteller zu reduzieren.
  • Flexibilität für unterschiedliche Anwendungen: Unterstützung bei Sondermasken, Multilayer-Masken und kundenspezifischen Fotomasken-Layouts.
  • Integration in den Lithografieprozess: MDP als Bestandteil unserer durchgängigen Lithografie- und Halbleiterprozessdienstleistungen.

Resistsimulation

© Fraunhofer IPMS
Wirkungsschema zur Resistsimulation.

Wir bieten hochwertige Resistsimulationen zur Auslegung und Optimierung von Lithografie-Prozessen an. Dazu nutzen wir die modulare Software LAB von GenISys, mit der sowohl 2D‑Luftbilder als auch 3D‑Intensitätsverteilungen im Fotolack und resultierende Lackprofile nach Entwicklung simuliert werden können. Durch systematische Variation von Prozessparametern – z. B. Belichtungsdosis, Fokus, Lack- und ARC‑Schichtdicke – ermitteln wir Prozessfenster, optimale Prozessparameter und Schichtdicken, bevor erste Versuche in der Linie durchgeführt werden. Gerne unterstützen wir Sie von der Machbarkeitsstudie bis zur prozessnahen Modellkalibrierung.

 

Unser Leistungsspektrum

Masken- und Layoutdefinition:

  • Import gängiger Layoutformate wie z. B. GDSII und OASIS
  • Modellierung von Eckenabrundungen
  • Nutzung von Gray‑Tone‑ und Phase‑Shift‑Masken

Stack-Definition:

  • Definition von Substraten und Schichten aus einer Materialdatenbank oder als kundenspezifische Einträge
  • Einbindung von Anti‑Reflection Coatings (ARC)
  • Fotolackmodelle mit wellenlängenabhängigen n/k‑Daten, Bleaching‑Parametern, Dill‑Parametern und Entwicklungsmodellen (Mack4, CAR, Threshold)

Projektionsbelichtung:

  • Berücksichtigung des Source‑Spektrums und Abbildung verschiedener Source‑Shapes (z. B. Circular, Annular, Quadrupole, Dipole)
  • Modellierung der Projektionsoptik inkl. Aberrationen

Lackentwicklung und Lackmodell‑Kalibrierung:

  • Threshold‑, Mack4‑Modelle und CAR‑Modelle (dynamische Säure/Quencher‑Diffusion und ‑Reaktion)
  • Lackentwicklungsmodelle mit Entwicklungsratentabellen
  • Kalibrierung der Lackmodelle auf Messdaten des Kunden

Auswertung und Kennzahlen:

  • CD, NILS, Kontrast, Querschnitt, Seitenwandwinkel, Standing Waves
  • Best Focus, Depth of Focus (DOF), Dose‑to‑Size, Focus Exposure Matrix (FEM), Process Window (PW), Mask Error Enhancement Factor (MEEF)
  • Reflektivität, Swing‑Kurven zur Optimierung von Lack- und ARC‑Dicken

Parametrische Optimierung:

  • Optimierung von Prozessparametern (»Flow Parameters«), um definierte Target‑CDs oder Prozessfenster zu erreichen

Optical Proximity Correction (OPC):

  • Rule‑based OPC
  • Model‑based OPC für begrenzte Layoutbereiche zur Verbesserung der Abbildungstreue

 

Ihr Nutzen

  • Schnellere und kostengünstigere Prozessentwicklung durch deutlich weniger Wafer‑Loops und Iterationsschleifen bis zur stabilen Fertigung
  • Reduziertes Prozessrisiko durch Simulation des Fotolackverhaltens über die gesamte Prozesskette (Belichtung, Post Exposure Bake (PEB), Entwicklung) und abgesicherte Prozessfenster auf 200 mm‑Wafern
  • Höhere Abbildungstreue und Ausbeute durch gezielte OPC und Optimierung von Lack- und ARC‑Schichtstapeln

Metrologie und Qualitätssicherung

© Fraunhofer IPMS
Microscope inspection of a wafer.

Wir sichern die Prozessstabilität und Strukturtreue in der Lithografie durch eine umfassende Metrologie- und Qualitäts­absicherung entlang der gesamten Prozesskette – von der Maskenbelichtung über PEB bis zur Entwicklung.

Mit modernen Messverfahren erfassen wir CD-Änderungen, Overlay-Abweichungen, Schichtdicken und Defekte und leiten daraus konkrete Maßnahmen zur Prozessoptimierung ab.

 

Was wir messen und analysieren

  • Kritische Dimensionen (CD): Präzise Messung von isolierten und dichten Strukturen wie Linien, Gräben, Kontaktlöchern, Säulen etc.
  • Overlay: Exakte Bestimmung der Überlagerung von Strukturebenen, kombiniert mit Stepper- oder Scanner-basierter Overlay-Optimierung für enge Toleranzen
  • Profil- und Topografiemessungen: Analyse von Lackprofilen, Kantensteilheit, Stufenhöhen und Oberflächenrauheiten
  • Schichtdicken und optische Kenngrößen: Charakterisierung von Fotolacken, ARC- und Hartmasken-Schichten (Dicke, n/k)
  • Defektinspektion: Detektion und Klassifikation von Defekten im Lithografie-Prozess oder im weiteren Prozessablauf
 

Qualitätssicherung

  • Aufbau und Pflege von Mess- und Prüfkonzepten für Lithografie-Prozesse
  • Regelmäßiges Prozess- und Anlagenmonitoring zur Sicherstellung einer stabilen Fertigung
  • SPC-Auswertungen (Statistical Process Control: Regelkarten, Trendanalysen, Prozessfähigkeit Cp/Cpk)
  • Standardisierte Qualifizierung und Freigabe neuer Prozesse, Maskensätze und Materialien
  • Regelmäßige, auf nationale (z. B. PTB, NIST) Normale rückführbare Kalibrierungen
 

Ihr Nutzen

  • Stabile, beherrschte Lithografie-Prozesse durch frühzeitige Erkennung und Korrektur von Abweichungen
  • Hohe Ausbeuten durch datenbasierte Prozessoptimierung
  • Nachweisbare Qualität gegenüber Kunden durch dokumentierte Mess- und Prüfkonzepte

Lithographie-Services für 300-mm-Wafer

Nanostrukturierung / Elektronenstrahllithographie

© Fraunhofer IPMS
Elektronenstrahllithographie im 300-mm-CMOS-Reinraum des Fraunhofer IPMS.

Fortschrittliche Lithographie für CMOS-Prozessentwicklung

Unsere fortschrittliche Lithographie-Plattform kombiniert zwei komplementäre Technologien und ermöglicht ein breites Spektrum an CMOS-Prozessentwicklung, Device-Prototyping und Technologieevaluierung.

Das Elektronenstrahllithographie-System Vistec SB3050 ermöglicht die Strukturierung von Merkmalen unter 20 nm und bietet die Flexibilität und Auflösung, die für anspruchsvolle Forschungsarbeiten und die Fertigung kritischer Bauteilstrukturen erforderlich sind. Für die Hochdurchsatzverarbeitung ganzer Wafer ermöglicht unser KrF-DUV-Scanner Nikon NSR-210D eine zuverlässige Strukturierung bis hinab zu 110 nm und eignet sich damit ideal für eine reproduzierbare Fertigung im Wafermaßstab.

Durch die Kombination beider Systeme in einem Mix-and-Match-Ansatz nutzen wir die spezifischen Stärken beider Technologien. Kritische Strukturen werden mittels Elektronenstrahllithographie definiert, während größere und sich wiederholende Strukturen effizient mit KrF-DUV-Lithographie belichtet werden. Dies ermöglicht kürzere Prozesszeiten, eine höhere Flexibilität und eine kosteneffiziente Fertigung.

Unsere Lithographie-Infrastruktur wird durch ein umfassendes Portfolio an Beschichtungs-, Back- und Entwicklungsanlagen ergänzt. Damit können neue Photoresiste und Lithographie-Chemikalien qualifiziert und benchmarked, Prozesse schnell optimiert und maßgeschneiderte Lithographie-Lösungen für verschiedenste CMOS-Anwendungen entwickelt werden.

Weitere Informationen zum Trockenätzen finden Sie hier.

 

© Fraunhofer IPMS
Finale Gate-Elektrodenstrukturen mit optimierter Geometrie (L = 50 nm, S = 30 nm nach der Lithographie; L = 38 nm nach dem Ätzen). Alle Aufnahmen wurden nach dem Ätzprozess im Infineon-FAB in Dresden erstellt. (a, d) CD-REM-Aufnahmen von G1-Strukturen mit drei bzw. fünf Gates; (b, e) FIB-Querschnittsaufnahmen; (c) TEM-Aufnahme der vollständigen Gate-Struktur; (f) geneigte Ansicht der Anordnung mit fünf Gates.

Anwendungsbeispiele

  • Nanostrukturierung mit CD bis hinunter zu 20 nm
  • Benchmarking von Photoresisten
  • Evaluierung von Prozessfenstern
  • Referenz- und Kalibrierstrukturen für optische und elektronenstrahlbasierte Systeme
  • Vorlagen für Nanoimprint-Lithographie
  • Teststrukturen für die CMOS- und MEMS-Entwicklung
  • Mehrere Lithographieebenen mit präzisem Overlay
  • Photonik- und Quantenanwendungen

Lithography Equipment

300 mm

Tool Name & Supplier Electron-beam lithography system
SB3050
Vistec
KrF DUV Scanner
NSR-210D
Nikon
12” Coater and developer
Clean Track ACT12
TEL
12” Coater and developer
EVG 150
8” Coater and developer
AMC1000
Amcoss
Manual coating and developing
Cee™ 100FX & Cee™ 200FX
Brewer Science
Manual hot and cool plates
Specifications Resolution CD: dense LS <40 nm; iso LS: <20 nm;
Overlay: < 50 nm
Based on the Variable Shaped Beam (VSB) technology
50 kV electron optics
Resolution CD: L/S + Isolated Line ≤ 110 nm, Vias ≤ 150 nm
CDU: (3σ) ≤ 4 nm (L/S + Isolated Line + Vias)
Overlay (3σ): ≤ 4 nm
NA 0,55 - 0,82
Rotation speed up to 2500 rpm
FT uniformity 1 nm 3 Sigma
High-precision baking
Developer, HMDS
Inline FT monitoring
Rotation speed up to 2500 rpm
FT uniformity 3 Sigma ≤ 1%
Developer, HMDS
Inline FT monitoring
Rotation speed up to 3000 rpm
FT uniformity 3 Sigma ≤ 3%
Developer, HMDS
Typical spin speeds for uniform (1%) films are between 1,000 to 2,000 rpm 1100FX Brewer Science
DT3434 Harry Gestigkeit GMBH
50°C...300°C

Inline Metrology & Defect Inspection Equipment

300 mm

 Tool name and supplier CD-SEM Verity4i AMAT CD/Overlay Metrology System DaVinci 300OVL MueTec Inline AFM Park Systems Patterned Wafer Inspection AEGIS NextIn Unpatterned Wafer Inspection Surfscan SP2 KLA Unpatterned Wafer Inspection Surfscan SP3 KLA In-line Optical Microscope Leica
Specifications CD dense line/vias: <40 nm;
iso line/vias: <20 nm;
overlay: <20 nm
Total measurement uncertainty <3 nm XY scan range max. 100 μm x 100 μm,
Z scan range max. 15 μm
positioning repeatability min. 0.05 μm resolution,
Vertical resolution <0.02nm,
Conductivity measurement
Brightfield and Darkfield Inspection
Pixel sizes: 150nm; 250nm; 400nm
Darkfield Inspection
Sensitivity: Particle size > 60nm
Darkfield Inspection
Sensitivity: Particle size > 45nm
Magnifications between 1.25× and 150×
Brightfield and Darkfield Inspection
Macro inspection (front side under oblique lighting)

E-Beam-Lithographie als Schlüsselprozess zur Erreichung von Strukturen unter 80 nm für Quantencomputeranwendungen in CMOS-Fertigungsumgebung

© Fraunhofer IPMS
Parameter der Prozessstabilität auf 300-mm-Wafern - Mustertreue, Gleichmäßigkeit und Reproduzierbarkeit von Wafer zu Wafer. Verteilung eines 100 nm breiten Grabens mit Pitch 1/1, gemessen mit CD-SEM über den 300-mm-Wafer.

Universelle Quantencomputer versprechen die Möglichkeit, bestimmte Rechenprobleme wesentlich schneller zu lösen, als dies klassischerweise möglich ist. Für relevante Probleme werden Millionen von Qubits benötigt, was nur mit industriellen Produktionsmethoden machbar ist. In dieser Studie wird ein Elektronenstrahl-Strukturierungsprozess von Gate-Elektroden für Si/SiGe-Elektronenspin-Qubits vorgestellt, der mit der modernen CMOS-Halbleiterfertigung kompatibel ist. Unter Verwendung eines pCAR-Elektronenstrahl-Resists wird ein Prozessfenster bestimmt, in dem Strukturgrößen von 50 nm Linie und 30 nm Raum mit angemessenem Durchsatz reproduzierbar hergestellt werden können. Auf der Grundlage elektrostatischer Simulationen haben wir eine Rückkopplungsschleife implementiert, um die Funktionalität der Gate-Elektrodengeometrie bei fertigungsbedingten Schwankungen zu untersuchen.

Publikation: Proceedings Volume 12802, 38th European Mask and Lithography Conference (EMLC 2023)

Unser Equipment:

 

Fraunhofer IPMS

200 mm MEMS-Reinrauminfrastruktur

 

Fraunhofer IPMS

300 mm CMOS-Reinrauminfrastruktur

 

Fraunhofer IPMS

Analytik, Metrologie und Charakterisierung

 

Kooperationsmodelle

Wie Sie mit uns zusammenarbeiten können

Fraunhofer IPMS - Ihr Forschungspartner