Lithografie / Nanostrukturierung

Halbleiterprozessdienstleistungen

Halbleiterprozessdienstleistungen

Lithografiedienstleistungen für 200 mm-Wafer

Halbleiterprozessdienstleistungen

Lithografiedienstleistungen für 300 mm-Wafer

Wie Sie mit uns zusammenarbeiten können

Fraunhofer IPMS - Ihr Forschungspartner

Lithografiedienstleistungen für 200 mm-Wafer

Lithografie – Präzision für anspruchsvolle Mikrostrukturen

© Fraunhofer IPMS
Lithografie-Bereich im 200 mm MEMS-Reinraum am Fraunhofer IPMS.

Unsere Lithografie ist das zentrale Bindeglied zwischen Design und fertigem Bauelement. Mit modernsten Anlagen – allen voran unserem DUV Scanner mit höchster Auflösung und exzellenter Overlay‑Genauigkeit – strukturieren wir 200‑mm‑Wafer hochpräzise, von der Machbarkeitsstudie bis zur stabilen Serienfertigung. Wir beherrschen ein breites Spektrum an Fotolacken, Schichtsystemen und Belichtungsverfahren und passen jeden Prozess exakt an die Anforderungen Ihres Produkts an. Mithilfe moderner Resistsimulation können wir Strukturdesigns und Prozessfenster bereits vor dem ersten Waferlauf optimal auslegen. So schaffen wir die Grundlage für zuverlässige, hochintegrierte und wirtschaftliche Mikro- und Nanotechnologien auf der 200‑mm‑Plattform.

 

Unsere Lithografie-Kompetenzen im Überblick

  • Strukturierung von 200‑mm‑Wafern für Mikroelektronik, Sensorik, Mikro-elektromechanische Systeme (MEMS) und optische Anwendungen
  • Hochauflösende DUV Scanner‑Lithografie mit hervorragendem Overlay für anspruchsvolle Anwendungen
  • Systematische Prozessentwicklung, -optimierung und -stabilisierung für externe Kundenprojekte und interne Produktlinien
  • Unterstützung entlang des gesamten Entwicklungszyklus: von Erstmustern bis zur Kleinserie auf 200‑mm‑Wafern
  • Hohe Flexibilität bei Schichtsystemen, Fotolacken und Maskendesigns im 200‑mm‑Format
  • Enge Verzahnung mit vor- und nachgelagerten Prozessschritten (Abscheidung, Trocken- und Nassätzen, Chemisch-mechanisches Polieren (CMP), Metallisierungen, Charakterisierung und Test)

Verfügbare Lithografie-Prozesse im Detail

© Fraunhofer IPMS
Rotationsbeschichtung auf einem 200 mm Wafer.

Fotolacke

Wir bieten eine breite Auswahl an Positiv-, Negativ- und Schutzlacken mit großen Schichtdickenbereichen an. Beginnend mit dünnen Lackschichten ab 300 Nanometern für Frontend- und feine Metallisierungsstrukturen, können wir ebenso zuverlässig dicke Lackschichten bis mindestens 8 Mikrometer für das Tiefenätzen und MEMS-Strukturen herstellen. Ebenso stehen verschiedene Haftvermittler und Entwickler für spezifische Anwendungen zur Verfügung.

 

Rotationsbeschichtung (Spin Coating) als Standardprozess:

  • MEGAPOSIT SPR700 ist ein universell einsetzbarer Mehrwellenlängen-Positivlack, der für ein breites Spektrum an Schichtdicken im Bereich von 1 bis 4 Mikrometern genutzt werden kann.
  • UV5 ist ein DUV-Positivlack für Auflösungen ab 200 Nanometern, der für Schichtdicken von 0,7 bis 1,2 Mikrometer verwendet werden kann.
  • ·UV1100 ist ein DUV-Positivlack für hohe Auflösungen bis 110 Nanometer, der den Schichtdickenbereich von 0,3 bis 0,6 Mikrometer abdecken kann.
  • AZ nLOF 2070 ist ein i-Line-Negativlack für Lift-off- und Hochtemperatur-Anwendungen und kommt bei Schichtdicken von 5,5 bis 8 Mikrometer zum Einsatz.
  • SX AR-PC 5000 ist ein lichtunempfindlicher, KOH-, HF- und plasmaätzresistenter Schutzlack, der ab einer Schichtdicke von 2,6 Mikrometer genutzt werden kann.
  • AR 10L-400 ist eine Bottom‑Antireflexionsschicht (BARC) für DUV-Fotolacke und kann im Schichtdickenbereich von 50 bis 90 Nanometer aufgetragen werden.

 

Sprühbeschichtung (Spray Coating) für Sonderanwendungen:

  • AZ 4999 ist ein Positivlack für schwierige Topografien wie z. B. tiefe Gruben und kann mit Schichtdicken von 2,8 bis 7,5 Mikrometer aufgetragen werden.
  • AZ nLOF 2070 wird ebenfalls als Sprühbeschichtung mit einer Schichtdicke von 2,8 bis 7,5 Mikrometer zur Verfügung gestellt.
  • SX AR-PC 5000 wird ebenfalls als Sprühbeschichtung im Schichtdickenbereich von 7 bis 30 Mikrometer angeboten.
  • CYCLOTENE 3022-46 Bisbenzocyclobutene (BCB) wird als dielektrische Isolationsschicht, z. B. für das Waferbonden, verwendet.

Zur Verbesserung der Haftfestigkeit von Fotolacken kommen bei uns die Haftvermittler HMDS und AR 300-80 zum Einsatz. Während HMDS für Standardanwendungen genutzt wird, findet AR 300-80 speziell bei Oberflächen mit schlechten Hafteigenschaften, wie z. B. Metall oder SiO2, Anwendung.

Als Entwickler nutzen wir AZ 726 MIF und AZ 2026 MIF. Beide Entwickler sind metallionenfrei und haben einen Anteil von 2,38 Prozent TMAH. Während AZ 726 MIF für Standardanwendungen genutzt wird, hat AZ 2026 MIF durch verschiedene Tenside und Additive einen höheren Dunkelabtrag und wird unter anderem bei dickeren Fotolacken eingesetzt.

Unsere Belichtungsanlagen im Überblick

© Fraunhofer IPMS
DUV-Cluster im 200 mm MEMS-Reinraum am Fraunhofer IPMS.

Mit unseren drei komplementären Belichtungsanlagen decken wir ein breites Spektrum vom Nanometer- bis Millimeterbereich ab. Durch die gezielte Kombination von Scanner- und Mask Aligner-Prozessen stellen wir sicher, dass sowohl Frontend- als auch Backend-Anforderungen optimal adressiert werden. Je nach Bedarf bieten wir Ihnen höchste Auflösung und Overlay-Genauigkeit, stabile Lithografie im Submikrometerbereich sowie kosteneffiziente und flexible Lösungen für Sonderanwendungen – die ideale Kombination für Anwendungen vom Prototyp bis zur Serienfertigung.

 

DUV-Scanner mit KrF-Excimer-Laser (248 nm Wellenlänge)

Unser DUV-Scanner ist die Lösung für hochaufgelöste, kritische Strukturen im Submikrometerbereich. Damit adressieren wir anspruchsvolle High-End- und »More-than-Moore«-Technologien.

Mit 248 nm Wellenlänge, moderner Projektionsoptik und auflösungsverbessernden Verfahren (RET) eignet sich diese Anlage insbesondere für:

  • dichte Metall- und Kontaktlayer
  • komplexe CMOS-, Mixed-Signal- und Sensorstrukturen
  • Anwendungen mit hohen Anforderungen an Auflösung, Overlay und Prozessstabilität

Spezifikation:

  • 1:4 ​Projektionsbelichtung
  • Lens-NA: 0,82
  • Auflösung: ≤ 110 nm (Lines/Spaces), ≤ 150 nm (Kontaktlöcher)
  • Bildfeldgröße: 26 mm × 33 mm
  • Single Machine Overlay (3σ): ≤ 4 nm

 

I-Line-Stepper mit Quecksilberdampflampe (365 nm Wellenlänge)

Der i‑Line-Stepper ist unsere Produktionsplattform für reife Technologien mit exzellentem Kosten-Nutzen-Verhältnis. Er ist damit die erste Wahl für robuste, langlebige Technologien mit industriellem Volumen.

Mit 365 nm Wellenlänge bietet er:

  • stabile Lithografie für Strukturgrößen im klassischen Submikrometer- und Mikrometerbereich
  • hohe Overlay-Genauigkeit für Multilayer-Prozesse
  • ideale Bedingungen für Analog-/RF-Schaltungen, Leistungselektronik, Sensorik und LEDs

Spezifikation:

  • 1:5 ​Projektionsbelichtung
  • Auflösung: ≤ 350 nm (Lines/Spaces)
  • Bildfeldgröße: 22 mm × 22 mm
  • Single Machine Overlay (3σ): ≤ 40 nm

 

Mask Aligner mit Quecksilberdampflampe (Breitbandbelichtung oder mit i-Linien-Filter)

Unser Mask Aligner ermöglicht eine besonders anpassungsfähige Mikrofabrikation. Durch die wahlweise Kontakt- oder Proximity-Belichtung eignet er sich hervorragend für Forschung und Entwicklung (FuE), Rapid Prototyping und spezialisierte Nischenanwendungen.

Die Breitbandbelichtung (g-, h- und i‑Linie) ermöglicht:

  • Zuverlässige Abbildung von dicken Fotolacken und hohen Topografien
  • Strukturgrößen von wenigen Mikrometern bis zu mehreren Millimetern
  • Ideale Prozesse für MEMS und optische Anwendungen

Spezifikation:

  • 1:1 Direktbelichtung
  • Waferdicke: > 400 µm
  • Auflösung: ≤ 3,5 µm (Lines/Spaces)
  • Overlay: ≤ 1 µm
  • Alignmentmethoden: ​Top Side Alignment (TSA), ​Bottom Side Alignment (BSA) und IR-Alignment
  • Proximity-, Softkontakt- und Hardkontaktbelichtung je nach Auflösungsanforderung

Mask Data Preparation (MDP)

© Fraunhofer IPMS
Der MDP-Workflow am Fraunhofer IPMS.

Unsere Mask Data Preparation (MDP) schließt die Lücke zwischen Ihrem Schaltungsdesign und der fertigen Fotomaske. Wir übersetzen Ihre Layoutdaten in fertige Maskendaten, abgestimmt auf Lithografie-Prozess, Maskenhersteller und Produktionsanforderungen.

 

Unsere MDP-Leistungen

Wir unterstützen Sie entlang der gesamten Kette vom ersten Design bis zur fertigen Maske. Dazu gehören:

  • Layer-Mapping und -Derivation: Überführung Ihrer Designlayer in lithografische Ebenen, bei Bedarf inkl. Boolean Operations und Sizing u.a.
  • Tonalität: Abgeleitet aus Fotolack-Typ und Prozessanforderungen und im Maskendatensatz umgesetzt
  • Maskenlayout: Erstellung des kompletten Layouts mit Dies, Scribe-Lines und Frame, inkl. Barcodes, Masken-Labels und erforderlicher Justier-, Kontroll- und Metrologie-Strukturen gemäß Prozess- und Maskenspezifikation
  • Formatanpassung: Anpassung an Maskenformat und Belichtungsanlage (Scaling, Rotation, Mirroring)
  • Datenkontrolle: Konsistenz- und Plausibilitätsprüfung vor Freigabe
  • Dokumentation: Vollständige Maskendokumentation inkl. relevanter Informationen für die Lithografie
  • Übergabe: Maskendaten (GDSII/OASIS), bei Maskenbeschaffung direkt an den Maskenhersteller

 

Ihr Nutzen

  • Sichere Überführung Ihres Designlayouts in Maskendaten, die direkt an den Maskenhersteller übergeben werden können
  • MDP in enger Abstimmung mit unseren Lithografie-Spezialisten für prozessabgestimmte Maskendaten
  • Weniger Iterationen mit dem Maskenhersteller durch vollständige Maskendaten
  • Flexibilität bei Sondermasken, Multilayer-Masken und kundenspezifischen Fotomasken-Layouts

Resistsimulation

© Fraunhofer IPMS
Wirkungsschema zur Resistsimulation.

Wir bieten hochwertige Resistsimulationen zur Auslegung und Optimierung von Lithografie-Prozessen an. Dazu nutzen wir die modulare Software LAB von GenISys, mit der sowohl 2D‑Luftbilder als auch 3D‑Intensitätsverteilungen im Fotolack und resultierende Lackprofile nach Entwicklung simuliert werden können. Durch systematische Variation von Prozessparametern – z. B. Belichtungsdosis, Fokus, Lack- und ARC‑Schichtdicke – ermitteln wir Prozessfenster, optimale Prozessparameter und Schichtdicken, bevor erste Versuche in der Linie durchgeführt werden. Gerne unterstützen wir Sie von der Machbarkeitsstudie bis zur prozessnahen Modellkalibrierung.

 

Unser Leistungsspektrum

Masken- und Layoutdefinition:

  • Import gängiger Layoutformate wie z. B. GDSII und OASIS
  • Modellierung von Eckenabrundungen
  • Nutzung von Gray‑Tone‑ und Phase‑Shift‑Masken

Stack-Definition:

  • Definition von Substraten und Schichten aus einer Materialdatenbank oder als kundenspezifische Einträge
  • Einbindung von Anti‑Reflection Coatings (ARC)
  • Fotolackmodelle mit wellenlängenabhängigen n/k‑Daten, Bleaching‑Parametern, Dill‑Parametern und Entwicklungsmodellen (Mack4, CAR, Threshold)

Projektionsbelichtung:

  • Berücksichtigung des Source‑Spektrums und Abbildung verschiedener Source‑Shapes (z. B. Circular, Annular, Quadrupole, Dipole)
  • Modellierung der Projektionsoptik inkl. Aberrationen

Lackentwicklung und Lackmodell‑Kalibrierung:

  • Threshold‑, Mack4‑Modelle und CAR‑Modelle (dynamische Säure/Quencher‑Diffusion und ‑Reaktion)
  • Lackentwicklungsmodelle mit Entwicklungsratentabellen
  • Kalibrierung der Lackmodelle auf Messdaten des Kunden

Auswertung und Kennzahlen:

  • CD, NILS, Kontrast, Querschnitt, Seitenwandwinkel, Standing Waves
  • Best Focus, Depth of Focus (DOF), Dose‑to‑Size, Focus Exposure Matrix (FEM), Process Window (PW), Mask Error Enhancement Factor (MEEF)
  • Reflektivität, Swing‑Kurven zur Optimierung von Lack- und ARC‑Dicken

Parametrische Optimierung:

  • Optimierung von Prozessparametern (»Flow Parameters«), um definierte Target‑CDs oder Prozessfenster zu erreichen

Optical Proximity Correction (OPC):

  • Rule‑based OPC
  • Model‑based OPC für begrenzte Layoutbereiche zur Verbesserung der Abbildungstreue

 

Ihr Nutzen

  • Schnellere und kostengünstigere Prozessentwicklung durch deutlich weniger Wafer‑Loops und Iterationsschleifen bis zur stabilen Fertigung
  • Reduziertes Prozessrisiko durch Simulation des Fotolackverhaltens über die gesamte Prozesskette (Belichtung, Post Exposure Bake (PEB), Entwicklung) und abgesicherte Prozessfenster auf 200 mm‑Wafern
  • Höhere Abbildungstreue und Ausbeute durch gezielte OPC und Optimierung von Lack- und ARC‑Schichtstapeln

Metrologie und Qualitätssicherung

© Fraunhofer IPMS
Microscope inspection of a wafer.

Wir sichern die Prozessstabilität und Strukturtreue in der Lithografie durch eine umfassende Metrologie- und Qualitäts­absicherung entlang der gesamten Prozesskette – von der Maskenbelichtung über PEB bis zur Entwicklung.

Mit modernen Messverfahren erfassen wir CD-Änderungen, Overlay-Abweichungen, Schichtdicken und Defekte und leiten daraus konkrete Maßnahmen zur Prozessoptimierung ab.

 

Was wir messen und analysieren

  • Kritische Dimensionen (CD): Präzise Messung von isolierten und dichten Strukturen wie Linien, Gräben, Kontaktlöchern, Säulen etc.
  • Overlay: Exakte Bestimmung der Überlagerung von Strukturebenen, kombiniert mit Stepper- oder Scanner-basierter Overlay-Optimierung für enge Toleranzen
  • Profil- und Topografiemessungen: Analyse von Lackprofilen, Kantensteilheit, Stufenhöhen und Oberflächenrauheiten
  • Schichtdicken und optische Kenngrößen: Charakterisierung von Fotolacken, ARC- und Hartmasken-Schichten (Dicke, n/k)
  • Defektinspektion: Detektion und Klassifikation von Defekten im Lithografie-Prozess oder im weiteren Prozessablauf
 

Qualitätssicherung

  • Aufbau und Pflege von Mess- und Prüfkonzepten für Lithografie-Prozesse
  • Regelmäßiges Prozess- und Anlagenmonitoring zur Sicherstellung einer stabilen Fertigung
  • SPC-Auswertungen (Statistical Process Control: Regelkarten, Trendanalysen, Prozessfähigkeit Cp/Cpk)
  • Standardisierte Qualifizierung und Freigabe neuer Prozesse, Maskensätze und Materialien
  • Regelmäßige, auf nationale (z. B. PTB, NIST) Normale rückführbare Kalibrierungen
 

Ihr Nutzen

  • Stabile, beherrschte Lithografie-Prozesse durch frühzeitige Erkennung und Korrektur von Abweichungen
  • Hohe Ausbeuten durch datenbasierte Prozessoptimierung
  • Nachweisbare Qualität gegenüber Kunden durch dokumentierte Mess- und Prüfkonzepte

Lithografiedienstleistungen für 300 mm-Wafer

Lithografie / Nanostrukturierung

© Fraunhofer IPMS
E-Beam-Lithographie im 300 mm CMOS-Reinraum am Fraunhofer IPMS.
© Fraunhofer IPMS
TEL-Etchanlage im 300 mm CMOS-Reinraum am Fraunhofer IPMS.

Die Herstellung von Strukturen im Nanomaßstab ist für eine Vielzahl von Anwendungen in der Halbleiterindustrie von entscheidender Bedeutung. Zentrale Herausforderungen sind die Erzeugung präzise kontrollierter Strukturen mit kleinen Abmessungen, die flexible und anpassungsfähige Layouterstellung und Prozesse sowie die einheitliche und reproduzierbare Integration auf Waferebene.

Das Fraunhofer IPMS bietet modernste Möglichkeiten der Nanostrukturierung mittels Elektronenstrahl-Direktschreiblithographie und reaktivem Ionenätzen. So können kundenspezifische Strukturen mit Größen unter 40 nm auf einer Vielzahl von Wafergrößen und Substrattypen erzeugt werden. Ausgehend vom Design des Kunden wird das gesamte Paket von der Layouterstellung und -modifikation, der Datenaufbereitung, der Elektronenstrahllithographie, der Musterübertragung mittels Ätzverfahren zusammen mit der Inline-Messtechnik und Analytik bis hin zum Dicing in einzelne Chips angeboten.

 

Anwendungsbeispiele

  • Fabrikation von Teststrukturen für die Technologieentwicklung
  • Strukturierung von anwendungsspezifischen integrierten Schaltungen (ASICS)
  • Designtests von innovativen Bauelementen und Zellkonzepten und deren Variation auf einem Wafer (Chip Shuttle)
  • Kalibriermuster für die Metrologieentwicklung
  • MEMS- und NEMS-Strukturierung mit produktiver Qualität
  • „Mix & Match“ mit optischen Belichtungstechniken

E-Beam-Lithographie als Schlüsselprozess zur Erreichung von Strukturen unter 80 nm für Quantencomputeranwendungen in CMOS-Fertigungsumgebung

© Fraunhofer IPMS
Parameter der Prozessstabilität auf 300-mm-Wafern - Mustertreue, Gleichmäßigkeit und Reproduzierbarkeit von Wafer zu Wafer. Verteilung eines 100 nm breiten Grabens mit Pitch 1/1, gemessen mit CD-SEM über den 300-mm-Wafer.

Universelle Quantencomputer versprechen die Möglichkeit, bestimmte Rechenprobleme wesentlich schneller zu lösen, als dies klassischerweise möglich ist. Für relevante Probleme werden Millionen von Qubits benötigt, was nur mit industriellen Produktionsmethoden machbar ist. In dieser Studie wird ein Elektronenstrahl-Strukturierungsprozess von Gate-Elektroden für Si/SiGe-Elektronenspin-Qubits vorgestellt, der mit der modernen CMOS-Halbleiterfertigung kompatibel ist. Unter Verwendung eines pCAR-Elektronenstrahl-Resists wird ein Prozessfenster bestimmt, in dem Strukturgrößen von 50 nm Linie und 30 nm Raum mit angemessenem Durchsatz reproduzierbar hergestellt werden können. Auf der Grundlage elektrostatischer Simulationen haben wir eine Rückkopplungsschleife implementiert, um die Funktionalität der Gate-Elektrodengeometrie bei fertigungsbedingten Schwankungen zu untersuchen.

Publikation: Proceedings Volume 12802, 38th European Mask and Lithography Conference (EMLC 2023)

Unser Equipment:

 

Fraunhofer IPMS

200 mm MEMS-Reinrauminfrastruktur

 

Fraunhofer IPMS

300 mm CMOS-Reinrauminfrastruktur

 

Fraunhofer IPMS

Analytik, Metrologie und Charakterisierung

 

Kooperationsmodelle

Wie Sie mit uns zusammenarbeiten können

Fraunhofer IPMS - Ihr Forschungspartner