Innovative IP-Designs für die zuverlässige Datenübertragung – Fraunhofer IPMS entwickelt TSN Switch IP-Core

Time Sensitive Networking (TSN) ist eine Erweiterung des IEEE-802.1-Standards und zielt darauf ab zuverlässige, deterministische und konvergente Ethernet-Netzwerke zu schaffen. Das Fraunhofer IPMS vervollständigt seine TSN IP-Core- Familie nun mit einem TSN Switch IP-Core und stellt die Neuheit auf der TSN/A Conference vom 7. bis 8. Oktober 2020 vor.

© Shutterstock ID 506790403
Das Fraunhofer IPMS entwickelt IP Cores für die Steuerung und Priorisierung von Daten.

Proprietäre Ethernet-Feldbusse sind seit Jahrzehnten der Standard zur echtzeitfähigen und deterministischen Datenübertragung für Steuerungs- und Automatisierungszwecke. TSN könnte diese echtzeitfähigen Feldbussysteme allmählich ablösen und führt die verschiedenen Arten von Datenverkehr mit unterschiedlichen Anforderungen in einem Netzwerk zusammen.

 „Nicht nur die Anforderungen an den Datenverkehr des Netzwerks variieren, sondern auch die Topologien und die Geräte, die im Netzwerk eingesetzt werden“, erklärt Marcus Pietzsch (Gruppenleiter IP-Core und ASIC-Design). Um den verschiedenen Anforderungen gerecht zu werden hat das Fraunhofer IPMS drei unterschiedliche TSN IP-Cores entwickelt. Der TSN-EP ist für die Implementierung von Endgeräten wie Sensoren oder Aktoren in einem Ethernet-Netzwerk gedacht. Der TSN-SE ist für Switched-Endpunkte gedacht und kann für Endgeräte in Daisy-Chain-Topologien verwendet werden. Der TSN-SW, die neueste Entwicklung, ist für Multiport-Switches mit oder ohne integrierte Endpunktfunktionen geeignet.

Die vom Fraunhofer IPMS entwickelten plattformunabhängigen Time Sensitive Networking IP-Core- Designs erleichtern die Integration von TSN in Geräte, die in einem Ethernet-TSN-Netzwerk genutzt werden sollen und sind dabei auf niedrigste Latenzen optimiert. Die IP-Cores sind Silicon-Proven für ASIC-Technologien bis 22nm. Zusätzlich können sie in FPGAs verschiedener Hersteller implementiert werden.

Das multidisziplinäre IP-Designteam des Fraunhofer IPMS mit Fachwissen in domänenspezifischen Computerarchitekturen über RTL-Design bis hin zur Implementierung elektronischer Systeme steht auch als kompetenter Entwicklungspartner für anwendungsspezifische Anpassungen der IP-Cores sowie deren Integration in komplexe Netzwerkarchitekturen zur Verfügung.

Anmeldung und weitere Informationen finden Sie hier.