RISC-V Prozessor IP-Core EMSA5-GP für embedded Anwendungen

Das Fraunhofer IPMS bietet einen Prozessor IP-Core auf Basis der RISC-V Architektur an. Die offene Befehlssatz-Architektur (ISA) ermöglicht die Entwicklung von hochgradig anwendungsoptimierten RISC-Prozessoren. Der EMSA5-GP wird von mehreren IDEs unterstützt und ermöglicht so eine effiziente und professionelle Softwareentwicklung für Gesamtsysteme. Der Prozessor-IP ist geeignet für Deep Embedded Systems, Edge Computing, Embedded IoT, Edge AI, als auch für die Vernetzung.

Der RISC-V IP-Core kann plattformunabhängig für verschiedene FPGA-Plattformen zur Verfügung gestellt werden. Auch die Integration in kundenspezifische ASIC-Entwicklungen für beliebige Foundry Technologien ist möglich. Das Fraunhofer IPMS stellt zudem Services bereit, um die Prozessorkern-IP um kundenspezifische Module zu erweitern, als auch komplette Subsysteme bereitzustellen.

Das Fraunhofer IPMS hat mehr als 20 Jahre Erfahrung im Design und der Lizensierung von IP-Cores Design und mehrere hundert Nutzer weltweit – ein Großteil davon wird in der Automobilindustrie, Aerospace und in der Fertigungsindustrie eingesetzt.

Key Features

• 32-bit, 5-stage pipeline Architektur
• Geringer Platzbedarf bei hoher Frequenz
• RISC-V Extensions: E, C und M (konfigurierbar)
• Privileged Instructions: Machine (M) and User/Application (U) mode
• Physical memory protection (PMP)
• Hardware trigger module and performance counter
• RISC-V kompatibler Debugger
• PLIC - Platform Level Interrupt Controller
• AHB-lite Interface