APECS-Pilotlinie: Heterointegration hin zu Quasi-monolithischer Integration

Ein Hauptbestandteil unseres Beitrags in APECS ist die Entwicklung der quasi-monolithischen Integration (QMI), die neue Maßstäbe in der Chiplet-Integrationstechnologie setzen wird. Die Hauptstärke der QMI liegt in ihrer Fähigkeit, verschiedene Materialien und Technologien höchstintegriert zu kombinieren, um ein extrem leistungsfähiges und zuverlässiges Endprodukt zu schaffen. Im Gegensatz zu vollständig monolithischen Systemen ermöglicht QMI eine größere Flexibilität und Anpassungsfähigkeit.

Was ist quasi-monolithische Integration?

Quasi-Monolithische Integration bezeichnet eine Technik, bei der technologisch verschiedene funktionale Chiplets (CMOS, MEMS, nicht-Silizium) in einem nahezu monolithischen System integriert werden.

Bei dieser Technologie werden diese integrierte Chiplets mit einem gemeinsamen Interconnect-Stack auf einem aktiven oder passiven Wafer-Substrat angeordnet und verbunden und dann innerhalb der Frontendlinie kontaktiert. Hiermit lassen höchste Kontaktierungsdichten erreichen. Dies maximiert die Vorteile der einzelnen Technologien, während sie gleichzeitig die Herausforderungen der Integration minimiert. 

Vorteile von QMI

• Leistungsfähigkeit: Durch die enge Integration verschiedener Elemente wird die Leistungsfähigkeit des Systems erheblich gesteigert. Signalverluste und -verzögerungen werden minimiert, was zu einer schnelleren und effizienteren Datenverarbeitung führt.
• Zuverlässigkeit und Lebensdauer: QMI-Systeme zeichnen sich durch erhöhte Zuverlässigkeit und längere Lebensdauer aus, da mechanische Ausfälle durch die feste Verbindung der Komponenten verringert werden.
• Kompaktheit: QMI spart erheblich Platz, da die Elemente nahezu monolithisch integriert sind.
• Kosteneffizienz: Die QMI-Kombination aus Chiplets ermöglicht eine kosteneffiziente Höchstintegration bei schnellen Innovationszyklen

Diese Vorteile prädestinieren die quasi-monolithische Integration für Innovationen wie hochintegrierte SOC (Systems-on-Chip) für KI-Anwendungen (Sensor-KI) sowie intelligente Transceiver mit hoher Bandbreite.

Unsere Beiträge im Bereich Chipletherstellung für III-V-Optoelektronik-Komponenten:

• Interface / Dicing
• CMOS-kompatible MEMS/µLED
• Interface/ Pockets / TSV (Through-Silicon-Vias)
• Scribing
• Cutting
• Pocket

Unsere Beiträge im Bereich Opto Carriers:

• Verdrahtung
• Positionierung / Bonding
• Planarisierung
• Metallisierung
• µTSV (Mikro-Through-Silicon-Vias)
• Interface