CAN IP-Core Design

CAN IP-Core Design

© Fraunhofer IPMS
CAN-bus controller IP-Core für serielle Kommunikation.

Das Fraunhofer IPMS bietet ein CAN IP-Core Design zur seriellen Kommunikation für die Anwendung im FPGA oder ASIC. Der CAN Core ist ein Bus-Controller, der die serielle Kommunikation gemäß der CAN 2.0B- und der CAN FD-Spezifikation nach der ISO 11898-1:2015 und CAN XL nach CiA 610-1 ausführt. Der Core ist nach der ISO26262 für die funktionale Sicherheit in Automotive-Anwendungen als ASIL-D-ready zertifiziert. Das IP Design kann in Geräte integriert werden, die CAN- oder höherschichtige CAN-basierte Kommunikationsprotokolle verwenden und ist Silicon-Proven für ASIC-Technologien bis 22nm. Das CAN-Core ist umfassend durch mehreren Plugfests und einer Vielzahl von Produktionsdesigns verifiziert.

 

Key Features

  • Unterstützung von CAN, CAN FD und CAN XL
  • FIFO- oder Priority-Modus
  • Programmierbare Daten und Baudraten
  • Programmierbare Interrupts
  • Loopback-Modus zur Selbsttestung
  • ISO-26262 ASIL-D ready