QUASAR - Halbleiter-Quantenprozessor

QUASAR - Halbleiter-Quantenprozessor mit shuttlingbasierter skalierbarer Architektur

QUASAR - Halbleiter-Quantenprozessor mit shuttlingbasierter skalierbarer Architektur

Projektlaufzeit: 2021 – 2025

In diesem Projekt soll eine Architektur für Quantencomputer ohne geometrische Skalierungsgrenzen mit in Deutschland industriell verfügbarer Halbleitertechnologie realisiert werden. Bisher war eine Skalierung von Qubits schwierig, da die Fabrikationsprozesse an geringer Ergiebigkeit,

Durchsatz und Reproduzierbarkeit leiden, bedingt durch etwa die Lift-off-Prozessierung von Quantengattern oder der Charakterisierung nur vereinzelt hergestellter Proben. Hier setzt das Projekt an.

Das Fraunhofer IPMS beteiligt sich durch die Nutzung adaptierter Prozesse aus der CMOS-Fertigung. Basierend auf den langjährigen Erfahrungen im Bereich Elektronenstrahllithographie und in enger Zusammenarbeit mit Infineon, mit der Herstellung der komplexen „Gate 1“ Quantengatter befassen. Über mehrere Interrationsstufen und unter Betrachtung fabrikationstechnischer Möglichkeiten sollen optimierte Bauelementstrukturen mit möglichst hoher Homogenität auf Substratebene zur Verfügung gestellt werden. Dies wäre mit bewährten Labormethoden wie Lift-off-Prozessen in der benötigten Qualität und Quantität, bezogen auf die Struktur-Skalierbarkeit, nicht zu erreichen.

Im Projekt soll schließlich die Funktionsfähigkeit der einzelnen Quantenbaulemente demonstriert werden: Ein-Qubit Gatter mit 99% Fidelität, Zwei-Qubit-Gatter mit 95% Fidelität, Spinkohärentes „Shutteln“ von Elektronen und optional die Kopplung von bis zu fünf Qubits.

In Zusammenarbeit mit: