200 mm MEMS-Reinraum

Unser 200 mm-MEMS Forschungs- und Entwicklungsangebot.

Wir bieten Ihnen den kompletten Service für die Entwicklung von mikro-elektro-mechanischen Systemen (MEMS) und mikro-opto-elektro-mechanischen Systemen (MOEMS) auf 200 mm-Wafern. 

Die technologische Entwicklung und Betreuung der MEMS - Technologien, von Einzelprozessen über Technologiemodule bis hin zur kompletten Technologie sowie die prozesstechnische Betreuung der Anlagen im Reinraum wird durch unser Team von über 90 Ingenieuren, Operatoren und Technikern gewährleistet. Auf Kundenwunsch übernehmen wir nach der erfolgreichen Entwicklung die Pilotfertigung oder unterstützen einen Technologietransfer, womit das Fraunhofer IPMS die technologischen Reifegrade (TRL) von drei bis acht abdeckt.

Unsere Vorteile und Leistungen

200 mm Reinraum des Fraunhofer IPMS.
Vorteile
  • Umfangreiche Technologiekompetenz auf dem Gebiet der Oberflächenmikromechanik, Bulkmikromechanik, dem „aktiven“ Silizum sowie der MEMS-auf-CMOS-Integration
  • One-Stop-Shop für individuelle Anforderungen entlang der gesamten Wertschöpfungskette
  • Geringe Investitionskosten insbesondere für Start-Ups, KMUs und Unternehmen in Nischenmärkten ohne eigene Fab
  • Pilotfertigung in einem hochmodernen Reinraum nach industriellen Standards und modernem Anlagenpark
  • Intensive Betreuung der Fertigungsabläufe durch erfahrene Ingenieure und Operatoren
  • DUV-Cluster, mit dem Strukturen von 130 nm L&S realisierbar sind
Leistungen
  • Low volume & high mix
  • 24/5 - 3 Schichtbetrieb
  • 45 Ingenieure + 45 Operatoren und Wartungstechniker
  • i-line (400nm L&S) und DUV-Cluster (130nm L&S)
  • ~1.000 Waferstarts pro Monat
  • CMOS-Kompatibilität
  • Klasse 10 (ISO 4) auf 1.500 m²
  • ISO 9001:2015 Zertifizierung
  • MES für Planung, Rückverfolgbarkeit und Dokumentation

Unsere MEMS-Technologien

Neben der Konzeptionierung, Entwicklung und Fertigung von MEMS- und MOEMS-Bauelementen besitzt das Fraunhofer IPMS das Know-How zur Fertigung von individualisierten BSOI-Wafern, der elektrischen Charakterisierung von Bauelementen und entwickelt im Anschluss an die Fertigung geeignete Packaging-Lösungen.

MEMS Technologieanalyse - Elektrische Charakterisierung

© Fraunhofer IPMS
Characterization at wafer level

Zur Charakterisierung der komplexen Bauteile und Technologien ist das Fraunhofer IPMS in der Lage, folgende Messungen (in-/ex-situ) sowohl auf Wafer-Level sowie am einzelnen Bauteil durchzuführen:

  • Mixed-Signal-Testing
  • Parametrisches Testsystem
  • Elektro-optisches Testsystem für Mikro-Displays und Sensoren
  • Sensor-Aktor-Testsystem
  • Nicht-elektrischer Test
  • Optische Inspektion
  • CV-Analyse
  • Charakterisierung der Integrität und Zuverlässigkeit von Isolatoren
  • Mehr: MEMS/MOEMS Process Developments and Tool Park

Wafer Bonding

© Fraunhofer IPMS
Pick and place eines Flächenlichtmodulators (SLM)

nzwischen können mittels CMOS-kompatiblen Grinder, Wafer für die Fertigung von BSOI-Wafern abgedünnt werden. Weiterhin stattet das Fraunhofer IPMS neuerdings BSOI-Wafer mit neuartigen Funktionen, wie z. B. Kavitäten, vergrabenen Leitbahnen oder auch Multi- SOI-Strukturen, aus.

Weitere Bondingfähigkeiten sind:

  • Direkt Bonden (Si / SiO2 , Si / Si und Plasma-unterstütztes Bonden)
  • Adhesive Bonding (BCB-Bonding)
  • Thermo-Compression Bonding
  • SOI-Design und Fertigung

Aufbau- und Verbindungstechnik

© Fraunhofer IPMS
Aufbau- und Verbindungstechnik am Fraunhofer IPMS Dresden

MEMS Bauelemente eröffnen neue Möglichkeiten bei der Miniaturisierung von Systemen. Das Fraunhofer IPMS bietet entsprechende Entwicklungsleistungen an, um unseren Kunden zu innovativen Produkten zu verhelfen. Der Systementwurf unter Verwendung von MEMS, Elektronik, Optik und sonstigen photonischen Komponenten und die Verfahren zur Montage der Systeme in kleinsten Volumina bedingen aber einander. Das Fraunhofer IPMS weist daher die notwendige Kompetenz und die erforderlichen Geräte für die Mikromontage auf und bietet als Dienstleistung auch der Herstellung von Kleinserien an.

Entwicklung und Kleinserienfertigung von Systemen

  • Systementwicklung und Systemrealisierung aus einer Hand
  • Realisierung von zwei- und mehrkomponentigen Aufbauten
  • Realisierung von 2D- und 3D-Aufbauten

IC-Design

IC-Design am Fraunhofer IPMS

Der Entwurf anwendungsspezifischer integrierter Schaltungen ermöglicht hochkomplexe mikroelektronische Bauelemente, z. B. Mikrodisplays und optoelektronische Sensoren. Die Methodik dieses Entwurfs basiert auf Schaltungssimulation, Layoutentwurf und Verifikation. Wir erstellen solche Entwürfe mit industriekompatiblen Software-Werkzeugen und implementieren diese in gemischt analog/digitale CMOS-Prozesse von Silizium-Wafer-Herstellern weltweit. Nach der Fertigung der Silizium-Wafer werden die Funktionalität mittels Wafer- und Bauelement-Tests verifiziert und Prototypen erstellt. Projektspezifisch kann danach die Überführung in (Pilot-)Fertigung erfolgen.

Eine Alleinstellung besitzen wir im Entwurf mikroelektronischer Schaltungen und Bauelemente mit anwendungs- und kundenspezifischen Adaptionen der CMOS-Prozesse beim Waferhersteller, um diese Wafer anschließend einer Weiterverarbeitung, z. B. der OLED-Beschichtung zuzuführen. Diese Weiterverarbeitung ergänzt vor allem photonische oder optische Komponenten zur Silizium-CMOS-Waferfunktionalität, z. B. für hochauflösende OLED-Mikrodisplays.

  • Entwurf mikroelektronischer Schaltungen und Bauelemente mit anwendungsspezifischer Adaption der CMOS-Prozesse
  • Industriekompatible Schaltungssimulation, Layoutentwurf und Verifikation
  • Implementierung in gemischt analog/digitale CMOS-Prozesse der Silizium-Wafer-Hersteller
  • Prototypenfertigung, Überführung in (Pilot-)Fertigung

Intelligente BSOI-Wafer

© Fraunhofer IPMS
BSOI-Wafer nach Kundenwunsch

Die steigende Nachfrage an BSOI Wafern, gepaart mit den Anforderungen an unsere anspruchsvollen Bauelemente haben dazu geführt, dass das Fraunhofer IPMS in den letzten Jahren Kompetenzen im Bereich der BSOI-Fertigung aufgebaut hat. Dabei adressieren wir mit unserem Ansatz individualisierte Lösungen für unsere Kunden bei der BSOI-Wafer-Fertigung. Die Devicelayer werden hierbei mit verschiedenen Features ausgestattet, wie einer angepassten Schichtdicke und angepassten Dotierungen. Durch die langjährige Technologieerfahrung können hierbei außerdem AddOn’s wie Kavitäten oder vergrabene Leiterbahnen in den Device-Layer integriert werden. Das eröffnet unseren Kunden einen optimalen Ressourceneinsatz und kurze Prozesszeiten bei der Entwicklung anspruchsvoller Produkte. Die dafür notwendigen Technologiemodule stehen uns zur Verfügung und werden durch folgende Fähigkeiten komplettiert:

  • Grindingtool zum Abdünnen
  • 5-Zonen-CMP zur Planarisierung
  • Bonder für das Bonden von Top- und Bottom-Wafer

Oberflächenmikromechanik

© Fraunhofer IPMS
Prinzip der Oberflächenmikromechanik

Mittels Opferschicht-Technologie ist das Fraunhofer IPMS in der Lage, Aktoren und Sensoren wie Flächenlicht-Modulatoren (SLM) und kapazitive Ultraschall-Sensoren (CMUT) zu fertigen. Die dem Fraunhofer IPMS zur Verfügung stehenden Prozesse und Technologiemodule für diese hochkomplexen Bauteile sind:

  • PE-CVD für TEOS, HDP und a:Si
  • Fünf-Zonen-CMP für hohe Planarität
  • Anti-Haftreibung für hervorragende Zuverlässigkeit
  • PVD für Gelenke und Spiegel mit Stresstuning
  • ALD für Barriereschichten
  • Gasphasenätzung mittels HF und XeF2
  • Mehr: MEMS/MOEMS Process Developments and Tool Park

Volumenmikromechanik

Principle of volume micromechanics
© Fraunhofer IPMS
Prinzip der Volumenmikromechanik

Ob hochpräzise Spiegel oder das einzigartige Nano-E-Drive-Antriebsprinzip, welches vom Fraunhofer IPMS entwickelt wurde: diese Aktoren basieren auf tiefgeätzten Siliziumstrukturen mit großen Aspekt-Verhältnissen (bis zu 40). Neben den Kompetenzen der Oberflächenmikromechanik stehen weiterführend folgende Module zur Verfügung:

  • Grinder für das Abdünnen von Wafern
  • PVD für hochreflektierende Schichten
  • Wafer Bonding für quasi-statische Bewegung
  • Tiefes Siliziumätzen zur Realisierung von Kammantrieben
  • TMAH-Ätzen für Rückseitenöffnungen
  • Trench Verfüllen für Isolierung
  • B-SOI als Ausgangsmaterialien
  • Mehr: Mechanische Aktoren

Monolitische MEMS-on-CMOS Integration

Integration von MEMS auf CMOS

Die monolithische Integration von MEMS auf CMOS ist eine Integrationstechnologie zur Herstellung von integrierten Systemen auf Wafer-Level. Das Fraunhofer IPMS entwickelt und fertigt monolithisch integrierte MEMS zur Minimierung parasitärer Effekte. Mit dieser Technologie können speziell große Bauelemente mit einer hohen Integrationsdichte zuverlässig realisiert werden. Beispiele sind dabei SLMs, Thermopile- und CMUT-Arrays.

Aktives Silizium

© Fraunhofer IPMS
Ionensensitiver Feldeffekttransistor des Fraunhofer IPMS

Das Fraunhofer IPMS fertigt Bauelemente auf Wafer-Level, welche die chemischen und physikalischen Eigenschaften von funktionalen Schichten ausnutzen, bspw. beim ionensensitiven Feldeffekttransistor (ISFET) für die Messung von pH-Werten.

  • Thermische Oxidation für Gateoxide (SiO2)
  • Abscheidung von aktiven Schichten (z.B. Nb2O5)
  • Mehr: Chemische Sensoren

Virtueller Rundgang unseres 200 mm MEMS-Reinraums

Weitere Informationen:

MEMS-Anwendungen

Fraunhofer-Verbund Mikroelektronik

Technologische Souveränität