IP Core für Time Sensitive Networking Multiport Switches – TSN-SW

Time Sensitive Networking (TSN) wird derzeit von IEEE entwickelt und ist eine Reihe von Standards, die darauf abzielen, den Determinismus in IEEE 802.1 und 802.3 Ethernet-Netzwerken zu erhöhen. Im Wesentlichen werden damit Ethernet-Netzwerke mit garantierten Ende-zu-Ende-Latenzen für echtzeitkritischen Datenverkehr, die Übertragung von zeitkritischem und unkritischem Datenverkehr über ein konvergiertes Netzwerk, sowie geringe Paketverluste und geringe Latenzschwankungen (Jitter) realisiert.

Die TSN-SW eignet sich für Multiport-Switch-Geräte, die in ein TSN-Ethernet-Netzwerk integriert werden sollen. Ein interner CPU-Port und vier externe 10/100/1000+ Mbit/s stehen zur Verfügung, die externen Ports können bis auf 16 Ports skaliert werden. Das IP-Core Design besteht aus bis zu 16 Instanzen des TSN-EP IP Cores, einer Switching-Bar (Cut-Through) sowie zusätzlicher Routing-Logik, die auf Low-Latency-Kommunikation spezialisiert ist. Der Core ist für Netzwerk-Geräte der Industrieautomation, Robotik, Automotive, Luft- und Raumfahrt und mehr bestimmt

Key Features

• Zeitsynchronisation (IEEE 802.1 AS-2020)
• Traffic-Shaping (IEEE 802.1 Qav und Qbv)
• Frame Preemption (IEEE 802.3br und IEEE 802.1Qbu)
• Frame Replication and Elimination (IEEE 802.1CB)
• SRP Enhancements (IEEE 802.1Qcc)
• Stream Filtering and Policing (IEEE 802.1Qci)
• Cyclic Queuing and Forwarding (IEEE 802.1Qch)
• Ethernet-MAC-Kommunikation (IEEE 802.3)
• 802.1Q Tagged VLAN support
• Configurable VLAN-PCP to TSN-Queue Mapping (QoS by PCP)

Switch Features

• Low-latency Layer 2 switch cut-through switching at wire speed
• 4 externe Ports (skalierbar auf bis zu 16 Ports) und 1 CPU-Port