FPGA und SoC Design Services

FPGA und SoC Design Services

Das Fraunhofer IPMS berät Sie umfassend zu allen Fragen rund um die FPGA-Entwicklung und entwickelt IP-Cores und SoCs nach Ihren Anforderungen. Das multidisziplinäre IP-Designteam des Fraunhofer IPMS mit Fachwissen in domänenspezifischen Computerarchitekturen über RTL-Design bis hin zur Implementierung elektronischer Systeme steht Ihnen in jeder Entwicklungsstufe als kompetenter Entwicklungspartner für Mixed-Signal-Systeme zur Verfügung.

 

 

Kompenzen und Expertise

Hardwarebeschreibungssprachen

  • VHDL/Verilog

 

Design Tools

Design modelling:

  • MathWorks® Matlab® / MathWorks Simulink®
  • Xilinx System Generator for DSP

Design entry:

  • VHDL | Verilog
  • Altera QSYS® | Altera SOPC Builder
  • Lattice Semiconductor Mico32 SDT
  • Xilinx EDK | Xilinx Vivado® IP Integrator

Verification:

  • Mentor Graphics ModelSim® PE (VHDL | Verilog | Code Coverage)
  • Vivado HLS

Synthesis, place and route, static timing analysis:

  • Altera Quartus II | Lattice Diamond | Lattice iceCube2 | Microsemi Libero
  • Xilinx ISE | Xilinx Vivado | Xilinx Vitis+

 

Auswahl an genutzten FPGAs and SoCs

Altera®:

  • Stratix® I / Cyclone® V / Cyclone® V SoC / Cyclone® IV / Cyclone® III
  • MAX® V / MAX® II

Microsemi®:

  • ProASIC®3

Xilinx®:

  • Zynq®-7000 | Kintex®-7 | Artix®-7 | Virtex®-6 | Virtex-5 | Virtex-4
  • Spartan®-6 | Spartan®-7 | Spartan-3A DSP | Spartan-3E | Spartan-3
  • CoolRunner™ II | XC9500XL